CHƯƠNG 4: THIẾT KẾ MẠCH LOGIC TUẦN TỰ (SEQUENTIAL CIRCUITS)

MÔN HỌC: KỸ THUẬT SỐ — HỌC KỲ I

Mục tiêu chương học:

- Phân biệt bản chất mạch tuần tự có bộ nhớ và phụ thuộc trạng thái quá khứ so với mạch tổ hợp.
- Hiểu sâu cấu tạo, phương trình đặc trưng và bảng kích của các Flip-Flop: SR, D, T, JK.
- Nắm vững các thông số định thời cốt tử: Setup time, Hold time và hiện tượng bất định trạng thái (Metastability).
- Phân tích và thiết kế Máy trạng thái hữu hạn (FSM) theo 2 mô hình Mealy và Moore.
- Thành thạo quy trình thiết kế Bộ đếm đồng bộ Modulo-8 và Bộ đếm thập phân BCD Modulo-10 tự phục hồi.
- Ứng dụng các cấu trúc Thanh ghi dịch (SISO, SIPO, PISO, PIPO), Bộ đếm vòng (Ring) và Bộ đếm Johnson.

```
CÔNG THỨC:
Q^{n+1} = f(X, Q^n) và Y = g(X, Q^n) -- Ngõ ra phụ thuộc vào ngõ vào VÀ trạng thái trong bộ nhớ
Mô hình toán học tổng quát của Mạch logic tuần tự (Có vòng phản hồi trạng thái)
```

4.1. TỪ MẠCH CHỐT (LATCH) ĐẾN FLIP-FLOP KÍCH HOẠT SƯỜN

CHƯƠNG 4: PHẦN TỬ NHỚ

Sự tiến hóa của các phần tử lưu trữ 1-bit nhị phân:

1. Mạch chốt SR Latch (Dùng 2 cổng NOR ghép chéo phản hồi):

- S = 1, R = 0 → Q = 1 (Set - Đặt lên 1).
- S = 0, R = 1 → Q = 0 (Reset - Xóa về 0).
- S = 0, R = 0 → Q_{n+1} = Q_n (Giữ nguyên trạng thái nhớ).
- S = 1, R = 1 → Trạng thái cấm! Ngõ ra đồng thời bằng 0, khi nhả về 00 mạch rơi vào trạng thái bất định không đoán trước được.

2. Khái niệm Xung nhịp (Clock) và Kích hoạt theo sườn (Edge-Triggering):

- Latch: Nhạy theo mức điện áp (Level-sensitive). Trong suốt thời gian Enable = 1, ngõ vào thay đổi thì ngõ ra thay đổi theo (hiện tượng trong suốt - transparency).
- Flip-Flop: Chỉ cho phép thay đổi trạng thái tại khoảnh khắc cực ngắn của sườn xung Clock (Sườn dương ↑ hoặc sườn âm ↓), hoàn toàn miễn nhiễm với biến động tín hiệu ở các thời điểm còn lại.

4.2. BẢNG TỔNG HỢP 4 LOẠI FLIP-FLOP CƠ BẢN CÓ CLOCK

CHƯƠNG 4: FLIP-FLOPS

Phương trình đặc trưng và nguyên lý hoạt động:

Loại FF	Ngõ vào	Phương trình đặc trưng Q^{n+1}	Chức năng hoạt động chính
D-FF	D, CLK	Q^{n+1} = D	Chốt dữ liệu không đổi sau sườn Clock (Data Latch)
T-FF	T, CLK	Q^{n+1} = T □ Q^n = T.Q'^n + T'.Q^n	Khi T=1: Đảo trạng thái (Toggle - chia đôi tần số f/2)
SR-FF	S, R, CLK	Q^{n+1} = S + R'.Q^n (với S.R = 0)	Set (1), Reset (0), Nhớ; Cấm tổ hợp S=R=1
JK-FF	J, K, CLK	Q^{n+1} = J.Q'^n + K'.Q^n	Khi J=K=1: Tự động đảo trạng thái (Khắc phục lỗi cấm của SR)

CÔNG THỨC:
Chuyển đổi JK-FF thành các FF khác: - Biến thành T-FF: Nối chung ngõ vào J = K = T - Biến thành D-FF: Nối J = D và K = NOT D (qua 1 cổng NOT)
JK-FF là phần tử nhớ vạn năng nhất trong họ vi mạch TTL/CMOS

4.3. BẢNG KÍCH (EXCITATION TABLE) — CHÌA KHÓA THIẾT KẾ MẠCH ĐẾM

CHƯƠNG 4: PHƯƠNG PHÁP THIẾT KẾ

Ý nghĩa: Cần cấp tín hiệu ngõ vào là gì để mạch chuyển từ Q^n sang Q^{n+1}?

Chuyển trạng thái Q^n → Q^{n+1}	S	R	J	K	D	T
0 → 0 (Giữ mức 0)	0	X	0	X	0	0
0 → 1 (Chuyển lên 1)	1	0	1	X	1	1
1 → 0 (Xóa về 0)	0	1	X	1	0	1
1 → 1 (Giữ mức 1)	X	0	X	0	1	0

CÔNG THỨC:

Nhận xét đặc biệt về JK-FF: Cột J chỉ quan tâm khi Q^n = 0; Cột K chỉ quan tâm khi Q^n = 1. Mỗi dòng chuyển trạng thái đều có đúng một giá trị tùy định X! Điều này làm cho bìa K-map hàm kích của JK-FF luôn chứa 50% số ô là X, giúp rút gọn hàm cực kỳ ngắn gọn!

Lý do JK-FF được ưu tiên số 1 khi thiết kế mạch đếm đồng bộ

4.4. CÁC THÔNG SỐ ĐỊNH THỜI VÀ HIỆN TƯỢNG BẤT ĐỊNH (METASTABILITY)

CHƯƠNG 4: AN TOÀN ĐỊNH THỜI

Các ràng buộc thời gian bắt buộc để mạch số hoạt động tin cậy:

- Setup Time (t_su): Khoảng thời gian tối thiểu dữ liệu ngõ vào (D, J, K) phải giữ ổn định TRƯỚC sườn tích cực của Clock.
- Hold Time (t_h): Khoảng thời gian tối thiểu dữ liệu ngõ vào phải tiếp tục duy trì ổn định SAU sườn tích cực của Clock.
- Propagation Delay (t_pd): Độ trễ thời gian từ khi sườn Clock xuất hiện đến khi ngõ ra Q lật trạng thái.

```
GIẢN ĐỒ THỜI GIAN SETUP TIME VÀ HOLD TIME CỦA D FLIP-FLOP: Dữ liệu D: ————[ Dữ liệu mới ổn định ]———————————————— | | Clock CLK:
————————————┼————/————┼———————————————— ▲ / ▲ | / sườn | | / Clock | | / | ◄— t_su —►◄— t_h —► (Thời gian (Thời gian thiết lập) duy trì) Nếu
D thay đổi trạng thái trong vùng cấm (t_su + t_h), Flip-Flop sẽ rơi vào trạng thái METASTABILITY (Ngõ ra dao động lơ lửng giữa 0 và 1, gây treo hệ thống)!
```

Sơ đồ / Bảng: Vùng thời gian cấm thay đổi dữ liệu xung quanh sườn xung nhịp Clock

4.5. MÁY TRẠNG THÁI HỮU HẠN: MÔ HÌNH MEALY VS MÔ HÌNH MOORE

CHƯƠNG 4: KIẾN TRÚC FSM

Hai trường phái thiết kế mạch tuần tự kinh điển:

Tiêu chí	Mô hình Moore (Moore FSM)	Mô hình Mealy (Mealy FSM)
Phương trình ngõ ra Y	Y = λ(Trạng thái hiện tại S)	Y = λ(Trạng thái hiện tại S, Ngõ vào X)
Đặc tính đồng bộ	Ngõ ra thay đổi đồng bộ theo sườn Clock	Ngõ ra có thể thay đổi ngay lập tức khi ngõ vào X thay đổi (bất đồng bộ một phần)
Số trạng thái cần dùng	Thường cần nhiều trạng thái hơn Mealy	Thường tối ưu và ít trạng thái hơn Moore
Khả năng chống nhiễu	Rất cao; ngõ ra được chốt trong thanh ghi	Có thể bị ảnh hưởng trực tiếp bởi xung kim từ ngõ vào X

4.6. THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ 3-BIT (MODULO-8)

CHƯƠNG 4: BÀI TOÁN THIẾT KẾ MẪU

Yêu cầu: Đếm nhị phân tuần tự 000 → 001 → 010 → ... → 111 → 000. Dùng 3 JK-FF.

Các bước thiết kế: 1. Lập bảng trạng thái và xác định các bước chuyển; 2. Tra bảng kích tìm J, K; 3. Rút gọn bằng bìa Karnaugh; 4. Vẽ sơ đồ nguyên lý.



Sơ đồ / Bảng: Sơ đồ đấu nối nguyên lý mạch đếm nhị phân đồng bộ 3-bit Modulo-8

4.7. BỘ ĐẾM THẬP PHÂN BCD (MODULO-10) TỰ PHỤC HỒI

CHƯƠNG 4: THIẾT KẾ MẠCH NÂNG CAO

Thiết kế bộ đếm chu kỳ 10 trạng thái (0000..1001 → 0000):

- Số FF cần dùng: 2^3 < 10 ≤ 2^4 → Cần 4 Flip-Flop (Q3, Q2, Q1, Q0).
- Các trạng thái từ 1010 đến 1111 (10..15) là trạng thái cấm, được coi là Don't-Care (X) khi lập K-map.
- Khái niệm Tự phục hồi (Self-Correcting): Nếu do nhiễu mạch nhảy vào các trạng thái cấm (10..15), mạch vẫn phải tự động chuyển về chu trình đếm hợp lệ sau 1 hoặc vài xung Clock mà không bị treo vĩnh viễn.

CÔNG THỨC:

Hàm kích tối ưu của Bộ đếm BCD Modulo-10 dùng JK-FF: J_0 = K_0 = 1 J_1 = Q_0 · NOT(Q_3) K_1 = Q_0 J_2 = K_2 = Q_0 · Q_1 J_3 = Q_0 · Q_1 · Q_2 K_3 = Q_0


Bộ đếm BCD tích hợp sẵn khả năng tự phục hồi về 0000 khi gặp lỗi

4.8. BỐN CẤU TRÚC THANH GHI DỊCH (SHIFT REGISTERS)

CHƯƠNG 4: THANH GHI & LƯU TRỮ

Các chế độ truyền nhận dữ liệu của thanh ghi:

1. SISO (Serial-In Serial-Out): Nạp dữ liệu nối tiếp từng bit theo nhịp Clock và đọc ra nối tiếp. Dùng làm đường trễ thời gian.
2. SIPO (Serial-In Parallel-Out): Nạp nối tiếp từng bit, đọc đồng thời song song các bit. Dùng chuyển đổi giao thức truyền thông nối tiếp (UART, SPI) sang Bus vi xử lý.
3. PISO (Parallel-In Serial-Out): Nạp song song toàn bộ các bit vào thanh ghi, sau đó đẩy ra nối tiếp trên 1 đường dây duy nhất.
4. PIPO (Parallel-In Parallel-Out): Nạp song song và đọc song song ngay lập tức tại cùng một xung Clock. Dùng làm thanh ghi tạm thời trong ALU.



Sơ đồ / Bảng: Nguyên lý hoạt động của IC thanh ghi dịch tiêu chuẩn 74LS164 (SIPO 8-bit)

4.9. BỘ ĐẾM VÒNG (RING COUNTER) VÀ BỘ ĐẾM JOHNSON

CHƯƠNG 4: MẠCH ĐẾM ĐẶC THÙ

Tận dụng thanh ghi dịch để tạo bộ tạo nhịp tuần tự:

- Bộ đếm vòng (Ring Counter): Nối ngõ ra Q của FF cuối cùng về ngõ vào D của FF đầu tiên. Nạp trước mẫu bit 1000. Bit 1 sẽ chạy vòng tròn vô tận: 1000 → 0100 → 0010 → 0001 → 1000. Số trạng thái: N trạng thái.
- Bộ đếm Johnson (Twisted Ring Counter): Nối ngõ ra ĐẢO Q' của FF cuối cùng về ngõ vào D của FF đầu tiên.

CÔNG THỨC:
Ưu điểm vượt trội của Bộ đếm Johnson: Với N Flip-Flop, bộ đếm Johnson tạo ra chu kỳ đếm gồm đúng 2N trạng thái phân biệt (gấp đôi bộ đếm vòng)! Chuỗi đếm của Johnson 4-bit (2N = 8 trạng thái): 0000 -> 1000 -> 1100 -> 1110 -> 1111 -> 0111 -> 0011 -> 0001 -> 0000
Đặc điểm giải mã: Mỗi trạng thái chỉ cần 1 cổng AND 2 đầu vào để giải mã, hoàn toàn không có hiện tượng xung kim!
Ứng dụng rộng rãi làm bộ chia tần số và bộ phát nhịp điều khiển đa pha

4.10. BỘ ĐẾM BẤT ĐỒNG BỘ (ASYNCHRONOUS / RIPPLE COUNTER)

CHƯƠNG 4: MẠCH ĐẾM GỢN SÓNG

Nguyên lý gợn sóng từ tầng này sang tầng khác:

- Xung Clock ngoài chỉ đưa vào duy nhất Flip-Flop đầu tiên (FF0). Ngõ ra Q của FF trước đóng vai trò làm xung Clock cho FF phía sau.
- Tất cả các Flip-Flop đều được cấu hình ở chế độ đảo (T = 1 hoặc J = K = 1).

Nhược điểm chí mạng: Trễ lan truyền tích lũy qua n tầng Flip-Flop: T_delay = n · t_pd. Khi giải mã ở tần số cao, các ngõ ra bị lệch pha tạo ra các trạng thái giả tạm thời (Glitches), có thể kích hoạt sai các mạch chấp hành!

CÔNG THỨC:
Điều kiện giới hạn tần số hoạt động cực đại của Bộ đếm bất đồng bộ: f_{max} <= 1 / (n · t_{pd} + t_s) Trong đó: n là số Flip-Flop, t_{pd} là độ trễ truyền lan của 1 FF, t_s là thời gian chọn giải mã.
Bộ đếm đồng bộ luôn là lựa chọn bắt buộc cho các hệ thống vi xử lý tốc độ cao

4.11. BÀI TẬP VÀ CÂU HỎI TRẮC NGHIỆM ÔN TẬP CHƯƠNG 4

CHƯƠNG 4: ĐÁNH GIÁ KIẾN THỨC

Câu hỏi trắc nghiệm 1: Phương trình đặc trưng nào sau đây biểu diễn trạng thái kế tiếp Q^{n+1} của Flip-Flop JK?

A. Q^{n+1} = J . Q^n + K . Q'^n B. Q^{n+1} = J . Q'^n + K' . Q^n
C. Q^{n+1} = J . K + Q^n D. Q^{n+1} = J' . Q^n + K . Q'^n

Đáp án đúng: B — Phương trình chuẩn của JK Flip-Flop là Q^{n+1} = J . Q'^n + K' . Q^n. Khi J=K=0 thì giữ nguyên; J=1,K=0 thì lên 1; J=0,K=1 thì về 0; J=K=1 thì đảo trạng thái.

Câu hỏi trắc nghiệm 2: Hiện tượng bất định trạng thái (Metastability) trong Flip-Flop xảy ra do nguyên nhân nào?

A. Điện áp nguồn cấp bị đảo cực tính. B. Tín hiệu ngõ vào thay đổi trong khoảng thời gian vi phạm Setup time hoặc Hold time.
C. Xung Clock có tần số quá thấp. D. Cổng logic bị hỏng bóng bán dẫn.

Đáp án đúng: B — Nếu dữ liệu ngõ vào lật trạng thái quá sát sườn xung nhịp Clock (vi phạm thời gian thiết lập t_su hoặc duy trì t_h), mạch chốt bên trong không kịp định hình mức điện áp 0 hay 1, rơi vào dao động bất định.

4.11. BÀI TẬP VÀ CÂU HỎI TRẮC NGHIỆM ÔN TẬP (TIẾP)

CHƯƠNG 4: ĐÁNH GIÁ KIẾN THỨC

Câu hỏi trắc nghiệm 3: Một bộ đếm Johnson xây dựng từ 6 Flip-Flop sẽ có chu kỳ đếm gồm bao nhiêu trạng thái phân biệt?

A. 6 trạng thái B. 12 trạng thái
C. 36 trạng thái D. 64 trạng thái

Đáp án đúng: B — Công thức chu kỳ đếm của bộ đếm Johnson n-bit là 2n. Với n = 6 Flip-Flop, số trạng thái là 2 x 6 = 12 trạng thái.

Câu hỏi trắc nghiệm 4: Trong máy trạng thái hữu hạn (FSM), mô hình Moore có đặc điểm nổi bật nào so với mô hình Mealy?

A. Ngõ ra chỉ phụ thuộc vào trạng thái hiện tại của hệ thống, không phụ thuộc tức thời vào ngõ vào. B. Ngõ ra luôn đi tắt qua ngõ vào không cần xung nhịp Clock.
C. Không cần sử dụng bất kỳ Flip-Flop nào. D. Chỉ dùng được cho mạch đếm lùi.

Đáp án đúng: A — Định nghĩa mô hình Moore: Tín hiệu ngõ ra là hàm chỉ của các biến trạng thái hiện tại Y = f(S), giúp ngõ ra ổn định và miễn nhiễm với xung kim tức thời từ ngõ vào.